Intel CEO Lip-Bu Tan on Rebuilding In-House Stacked DRAM

Intel hat in einem Interview bestätigt, dass das Unternehmen wieder stärker in eigene Speichertechnologien investieren will – und nennt dabei ein mögliches Zielbild, bei dem Arbeitsspeicher direkt auf dem CPU-Package gestapelt wird. Dafür soll auch Unterstützung von einem ehemaligen Top-Manager von SK Hynix ins Haus geholt worden sein.

Key takeaways

Intel-CEO Lip-Bu Tan sagt, künftig sei die Kombination von CPU und Speicher im selben Package (Stacking) ein zentrales Thema.
Tan betont, dafür brauche es eine neue Speicherarchitektur, weil ihm in dem Bereich noch Innovation fehle.
Als Verstärkung für die Arbeiten soll Seok-Hee Lee eingestellt worden sein, der früher CEO bei SK Hynix war.
Als mögliche Richtung wird in der Berichterstattung ein Intel-Ansatz namens „Cross-Batch Memory“ (XBM) diskutiert, der ohne Interposer auskommen könnte.
Zusätzlich verfolgt Intel mit der Softbank-Tochter SAIMEMORY das Projekt „Z-Angle Memory“ (ZAM); Prototypen werden frühestens ab 2027 erwartet.

Intel: Speicher-Stacking soll Teil der nächsten CPU-Architekturen werden

In einem Gespräch im Deep-Tech-VC-Podcast äußerte sich der amtierende Intel-CEO Lip-Bu Tan zu Zukunftsthemen rund um Computing. Im späten Verlauf ging es dabei konkret um zukünftige CPU-Generationen und die Rolle von Speicherintegration: Die Zusammenführung von CPU und Arbeitsspeicher auf demselben Package durch Stacking soll künftig eine wichtige Rolle spielen.

Tan stellt jedoch klar, dass Intel dafür eine passende neue Speicherarchitektur finden müsse. Aus seiner Sicht fehlt in diesem Bereich bislang an ausreichender Innovation. Gleichzeitig räumt er ein, dass er früher Investitionen in das Speichergeschäft sogar skeptisch gesehen habe, während neue Speicherarchitekturen inzwischen zu einem seiner „Lieblingsprojekte“ geworden seien.

Ohne ins Detail zu gehen, bestätigt der CEO damit laufende Arbeiten an einer neuen Speicherarchitektur. Parallel dazu deutet er an, dass Intel dafür personell verstärkt wurde: Offenbar wurde der ehemalige SK-Hynix-CEO Seok-Hee Lee eingestellt, der sich dem Themenfeld „Advanced Packaging“ widmen soll. Tan äußerte dabei sinngemäß, dass man bereits erahnen könne, woran er denkt, Intel aber noch nicht alles enthüllen werde.

SK Hynix gilt nach Samsung als zweitgrößter Hersteller von DRAM und NAND-Flash. Beim für KI besonders relevanten High Bandwidth Memory (HBM) wird das Unternehmen weiterhin als führend eingeordnet, obwohl die Konkurrenz aufholen konnte.

Mögliche Ansätze: XBM und ZAM (mit Zeitrahmen)

Welche konkrete Speicherarchitektur Intel entwickelt, bleibt zunächst offen. In der begleitenden Berichterstattung wird jedoch ein früheres Intel-Patent mit dem Begriff „Cross-Batch Memory“ (XBM) in Verbindung gebracht. Die Idee dahinter wird als HBM beschrieben, das ohne Interposer auskommen und stattdessen direkt auf einen Prozessor gesetzt werden könnte – was zu den Aussagen von Tan zur CPU-nahen Speicherintegration passen würde.

Neben XBM wird außerdem ein zweites Intel-Projekt genannt: Gemeinsam mit der Softbank-Tochter SAIMEMORY soll „Z-Angle Memory“ (ZAM) entwickelt werden. ZAM wird als potenzieller HBM-Konkurrent der Zukunft eingeordnet. Konkrete Prototypen werden frühestens für das Jahr 2027 erwartet.

Warum das Ganze die Branche betrifft: kürzere Wege für KI-Speicher

Das engere Zusammenrücken von Prozessor und Speicher ist nicht nur ein Intel-Thema. Der Hintergrund ist vor allem das KI-Wettrüsten: Für KI-Beschleuniger in Rechenzentren wird sehr schneller Speicher benötigt. Kürzere Leitungswege sollen dabei die Latenz senken und die Leistung erhöhen.

Auch Samsung forscht seit längerem in Richtung solcher Designs. Das Unternehmen hat zuletzt Pläne zu „zHBM“ konkreter gemacht: Dabei sitzt der HBM nicht mehr neben dem Prozessor, sondern direkt auf ihm. Samsung verspricht dadurch Steigerungen bei Leistung, Speicherdichte und Energieeffizienz.

Ein solches Layout erfordert allerdings enge Abstimmung mit dem Prozessorhersteller, weil der Chip die passende Schnittstelle für den Speicher bereitstellen muss. Laut den vorliegenden Informationen müsste Intel für ein Zusammenspiel aus eigener CPU und eigenem Speicher weniger Abstimmungsaufwand mit externen Partnern einplanen.